亚洲国产成人在线一区,午夜视频mv国产精品小说,精品韩漫在线免费阅读,美腿制服丝袜亚洲精品资源,午夜美女在线a视频,亚洲国产成人久久一区二区三区,日本在线观看视频av,日本五十路母息子视频,九九热99久热在线精品8

1物理結(jié)構(gòu)

CPU包括運(yùn)算邏輯部件、寄存器部件和控制部件等。

邏輯部件

英文Logic components；運(yùn)算邏輯部件。可以執(zhí)行定點(diǎn)或浮點(diǎn)算術(shù)運(yùn)算操作、移位操作以及邏輯操作，也可執(zhí)行地址運(yùn)算和轉(zhuǎn)換。

寄存器

寄存器部件，包括寄存器、專用寄存器和控制寄存器。 通用寄存器又可分定點(diǎn)數(shù)和浮點(diǎn)數(shù)兩類，它們用來(lái)保存指令執(zhí)行過(guò)程中臨時(shí)存放的寄存器操作數(shù)和中間（或終）的操作結(jié)果。 通用寄存器是中央處理器的重要部件之一。

控制部件

英文Control unit；控制部件，主要是負(fù)責(zé)對(duì)指令譯碼，并且發(fā)出為完成每條指令所要執(zhí)行的各個(gè)操作的控制信號(hào)。

其結(jié)構(gòu)有兩種：一種是以微存儲(chǔ)為核心的微程序控制方式；一種是以邏輯硬布線結(jié)構(gòu)為主的控制方式。

微存儲(chǔ)中保持微碼，每一個(gè)微碼對(duì)應(yīng)于一個(gè)基本的微操作，又稱微指令；各條指令是由不同序列的微碼組成，這種微碼序列構(gòu)成微程序。中央處理器在對(duì)指令譯碼以后，即發(fā)出一定時(shí)序的控制信號(hào)，按給定序列的順序以微周期為節(jié)拍執(zhí)行由這些微碼確定的若干個(gè)微操作，即可完成某條指令的執(zhí)行。

簡(jiǎn)單指令是由（3～5）個(gè)微操作組成，復(fù)雜指令則要由幾十個(gè)微操作甚至幾百個(gè)微操作組成。

2主要功能

處理指令

英文Processing instructions；這是指控制程序中指令的執(zhí)行順序。程序中的各指令之間是有嚴(yán)格順序的，必須嚴(yán)格按程序規(guī)定的順序執(zhí)行，才能保證計(jì)算機(jī)系統(tǒng)工作的正確性。

執(zhí)行操作

英文Perform an action；一條指令的功能往往是由計(jì)算機(jī)中的部件執(zhí)行一系列的操作來(lái)實(shí)現(xiàn)的。CPU要根據(jù)指令的功能，產(chǎn)生相應(yīng)的操作控制信號(hào)，發(fā)給相應(yīng)的部件，從而控制這些部件按指令的要求進(jìn)行動(dòng)作。

控制時(shí)間

英文Control time；時(shí)間控制就是對(duì)各種操作實(shí)施時(shí)間上的定時(shí)。在一條指令的執(zhí)行過(guò)程中，在什么時(shí)間做什么操作均應(yīng)受到嚴(yán)格的控制。只有這樣，計(jì)算機(jī)才能有條不紊地工作。

處理數(shù)據(jù)

即對(duì)數(shù)據(jù)進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算，或進(jìn)行其他的信息處理。

其功能主要是解釋計(jì)算機(jī)指令以及處理計(jì)算機(jī)軟件中的數(shù)據(jù)， 并執(zhí)行指令。在微型計(jì)算機(jī)中又稱微處理器，計(jì)算機(jī)的所有操作都受CPU控制，CPU的性能指標(biāo)直接決定了微機(jī)系統(tǒng)的性能指標(biāo)。CPU具有以下4個(gè)方面的基本功能：數(shù)據(jù)通信，資源共享，分布式處理，提供系統(tǒng)可靠性。運(yùn)作原理可基本分為四個(gè)階段：提取（Fetch）、解碼（Decode）、執(zhí)行（Execute）和寫(xiě)回（Writeback）。

3工作過(guò)程

CPU從存儲(chǔ)器或高速緩沖存儲(chǔ)器中取出指令，放入指令寄存器，并對(duì)指令譯碼。它把指令分解成一系列的微操作，然后發(fā)出各種控制命令，執(zhí)行微操作系列，從而完成一條指令的執(zhí)行。指令是計(jì)算機(jī)規(guī)定執(zhí)行操作的類型和操作數(shù)的基本命令。指令是由一個(gè)字節(jié)或者多個(gè)字節(jié)組成，其中包括操作碼字段、一個(gè)或多個(gè)有關(guān)操作數(shù)地址的字段以及一些表征機(jī)器狀態(tài)的狀態(tài)字以及特征碼。有的指令中也直接包含操作數(shù)本身。

提取

階段，提取，從存儲(chǔ)器或高速緩沖存儲(chǔ)器中檢索指令（為數(shù)值或一系列數(shù)值）。由程序計(jì)數(shù)器（Program Counter）*存儲(chǔ)器的位置。（程序計(jì)數(shù)器保存供識(shí)別程序位置的數(shù)值。換言之，程序計(jì)數(shù)器記錄了CPU在程序里的蹤跡。）

解碼

CPU根據(jù)存儲(chǔ)器提取到的指令來(lái)決定其執(zhí)行行為。在解碼階段，指令被拆解為有意義的片段。根據(jù)CPU的指令集架構(gòu)（ISA）定義將數(shù)值解譯為指令。一部分的指令數(shù)值為運(yùn)算碼（Opcode），其指示要進(jìn)行哪些運(yùn)算。其它的數(shù)值通常供給指令必要的信息，諸如一個(gè)加法（Addition）運(yùn)算的運(yùn)算目標(biāo)。

執(zhí)行

在提取和解碼階段之后，緊接著進(jìn)入執(zhí)行階段。該階段中，連接到各種能夠進(jìn)行所需運(yùn)算的CPU部件。

例如，要求一個(gè)加法運(yùn)算，算術(shù)邏輯單元（ALU，Arithmetic Logic Unit）將會(huì)連接到一組輸入和一組輸出。輸入提供了要相加的數(shù)值，而輸出將含有總和的結(jié)果。ALU內(nèi)含電路系統(tǒng)，易于輸出端完成簡(jiǎn)單的普通運(yùn)算和邏輯運(yùn)算（比如加法和位元運(yùn)算）。如果加法運(yùn)算產(chǎn)生一個(gè)對(duì)該CPU處理而言過(guò)大的結(jié)果，在標(biāo)志暫存器里可能會(huì)設(shè)置運(yùn)算溢出（Arithmetic Overflow）標(biāo)志。

寫(xiě)回

終階段，寫(xiě)回，以一定格式將執(zhí)行階段的結(jié)果簡(jiǎn)單的寫(xiě)回。運(yùn)算結(jié)果經(jīng)常被寫(xiě)進(jìn)CPU內(nèi)部的暫存器，以供隨后指令快速存取。在其它案例中，運(yùn)算結(jié)果可能寫(xiě)進(jìn)速度較慢，但容量較大且較便宜的主記憶體中。某些類型的指令會(huì)操作程序計(jì)數(shù)器，而不直接產(chǎn)生結(jié)果。這些一般稱作“跳轉(zhuǎn)”（Jumps），并在程式中帶來(lái)循環(huán)行為、條件性執(zhí)行（透過(guò)條件跳轉(zhuǎn)）和函式。許多指令會(huì)改變標(biāo)志暫存器的狀態(tài)位元。這些標(biāo)志可用來(lái)影響程式行為，緣由于它們時(shí)常顯出各種運(yùn)算結(jié)果。例如，以一個(gè)“比較”指令判斷兩個(gè)值大小，根據(jù)比較結(jié)果在標(biāo)志暫存器上設(shè)置一個(gè)數(shù)值。這個(gè)標(biāo)志可藉由隨后跳轉(zhuǎn)指令來(lái)決定程式動(dòng)向。在執(zhí)行指令并寫(xiě)回結(jié)果之后，程序計(jì)數(shù)器值會(huì)遞增，反覆整個(gè)過(guò)程，下一個(gè)指令周期正常的提取下一個(gè)順序指令。

4性能參數(shù)

計(jì)算機(jī)的性能在很大程度上由CPU的性能決定，而CPU的性能主要體現(xiàn)在其運(yùn)行程序的速度上。影響運(yùn)行速度的性能指標(biāo)包括CPU的工作頻率、Cache容量、指令系統(tǒng)和邏輯結(jié)構(gòu)等參數(shù)。

主頻

主頻也叫時(shí)鐘頻率，單位是兆赫（MHz）或千兆赫（GHz），用來(lái)表示CPU的運(yùn)算、處理數(shù)據(jù)的速度。通常，主頻越高，CPU處理數(shù)據(jù)的速度就越快。

CPU的主頻=外頻×倍頻系數(shù)。主頻和實(shí)際的運(yùn)算速度存在一定的關(guān)系，但并不是一個(gè)簡(jiǎn)單的線性關(guān)系。　所以，CPU的主頻與CPU實(shí)際的運(yùn)算能力是沒(méi)有直接關(guān)系的，主頻表示在CPU內(nèi)數(shù)字脈沖信號(hào)震蕩的速度。在Intel的處理器產(chǎn)品中，也可以看到這樣的例子：1 GHz Itanium芯片能夠表現(xiàn)得差不多跟2.66 GHz至強(qiáng)（Xeon）/Opteron一樣快，或是1.5 GHz Itanium 2大約跟4 GHz Xeon/Opteron一樣快。CPU的運(yùn)算速度還要看CPU的流水線、總線等各方面的性能指標(biāo)。

外頻

外頻是CPU的基準(zhǔn)頻率，單位是MHz。CPU的外頻決定著整塊主板的運(yùn)行速度。通俗地說(shuō)，在臺(tái)式機(jī)中，所說(shuō)的超頻，都是超CPU的外頻（當(dāng)然一般情況下，CPU的倍頻都是被鎖住的）相信這點(diǎn)是很好理解的。但對(duì)于服務(wù)器CPU來(lái)講，超頻是不允許的。前面說(shuō)到CPU決定著主板的運(yùn)行速度，兩者是同步運(yùn)行的，如果把服務(wù)器CPU超頻了，改變了外頻，會(huì)產(chǎn)生異步運(yùn)行，（臺(tái)式機(jī)很多主板都支持異步運(yùn)行）這樣會(huì)造成整個(gè)服務(wù)器系統(tǒng)的不穩(wěn)定。

絕大部分電腦系統(tǒng)中外頻與主板前端總線不是同步速度的，而外頻與前端總線（FSB）頻率又很容易被混為一談。

總線頻率

前端總線（FSB）是將CPU連接到北橋芯片的總線。前端總線（FSB）頻率（即總線頻率）是直接影響CPU與內(nèi)存直接數(shù)據(jù)交換速度。有一條公式可以計(jì)算，即數(shù)據(jù)帶寬=（總線頻率×數(shù)據(jù)位寬）/8，數(shù)據(jù)傳輸大帶寬取決于所有同時(shí)傳輸?shù)臄?shù)據(jù)的寬度和傳輸頻率。比方，支持64位的至強(qiáng)Nocona，前端總線是800MHz，按照公式，它的數(shù)據(jù)傳輸大帶寬是6.4GB/秒。

外頻與前端總線（FSB）頻率的區(qū)別：前端總線的速度指的是數(shù)據(jù)傳輸?shù)乃俣?，外頻是CPU與主板之間同步運(yùn)行的速度。也就是說(shuō)，100MHz外頻特指數(shù)字脈沖信號(hào)在每秒鐘震蕩一億次；而100MHz前端總線指的是每秒鐘CPU可接受的數(shù)據(jù)傳輸量是100MHz×64bit÷8bit/Byte=800MB/s。

倍頻系數(shù)

倍頻系數(shù)是指CPU主頻與外頻之間的相對(duì)比例關(guān)系。在相同的外頻下，倍頻越高CPU的頻率也越高。但實(shí)際上，在相同外頻的前提下，高倍頻的CPU本身意義并不大。這是因?yàn)镃PU與系統(tǒng)之間數(shù)據(jù)傳輸速度是有限的，一味追求高主頻而得到高倍頻的CPU就會(huì)出現(xiàn)明顯的“瓶頸”效應(yīng)－CPU從系統(tǒng)中得到數(shù)據(jù)的極限速度不能夠滿足CPU運(yùn)算的速度。一般除了工程樣版的Intel的CPU都是鎖了倍頻的，少量的如Intel酷睿2核心的奔騰雙核E6500K和一些版的CPU不鎖倍頻，而AMD之前都沒(méi)有鎖，AMD推出了黑盒版CPU（即不鎖倍頻版本，用戶可以自由調(diào)節(jié)倍頻，調(diào)節(jié)倍頻的超頻方式比調(diào)節(jié)外頻穩(wěn)定得多）。

緩存

緩存大小也是CPU的重要指標(biāo)之一，而且緩存的結(jié)構(gòu)和大小對(duì)CPU速度的影響非常大，CPU內(nèi)緩存的運(yùn)行頻率*，一般是和處理器同頻運(yùn)作，工作效率遠(yuǎn)遠(yuǎn)大于系統(tǒng)內(nèi)存和硬盤(pán)。實(shí)際工作時(shí)，CPU往往需要重復(fù)讀取同樣的數(shù)據(jù)塊，而緩存容量的增大，可以大幅度提升CPU內(nèi)部讀取數(shù)據(jù)的命中率，而不用再到內(nèi)存或者硬盤(pán)上尋找，以此提高系統(tǒng)性能。但是由于CPU芯片面積和成本的因素來(lái)考慮，緩存都很小。

L1　Cache（一級(jí)緩存）是CPU層高速緩存，分為數(shù)據(jù)緩存和指令緩存。內(nèi)置的L1高速緩存的容量和結(jié)構(gòu)對(duì)CPU的性能影響較大，不過(guò)高速緩沖存儲(chǔ)器均由靜態(tài)RAM組成，結(jié)構(gòu)較復(fù)雜，在CPU管芯面積不能太大的情況下，L1級(jí)高速緩存的容量不可能做得太大。一般服務(wù)器CPU的L1緩存的容量通常在32－256KB。

L2　Cache（二級(jí)緩存）是CPU的第二層高速緩存，分內(nèi)部和外部?jī)煞N芯片。內(nèi)部的芯片二級(jí)緩存運(yùn)行速度與主頻相同，而外部的二級(jí)緩存則只有主頻的一半。L2高速緩存容量也會(huì)影響CPU的性能，原則是越大越好，以前家庭用CPU容量大的是512KB，筆記本電腦中也可以達(dá)到2M，而服務(wù)器和工作站上用CPU的L2高速緩存更高，可以達(dá)到8M以上。

L3　Cache（三級(jí)緩存），分為兩種，早期的是外置，內(nèi)存延遲，同時(shí)提升大數(shù)據(jù)量計(jì)算時(shí)處理器的性能。降低內(nèi)存延遲和提升大數(shù)據(jù)量計(jì)算能力對(duì)游戲都很有幫助。而在服務(wù)器領(lǐng)域增加L3緩存在性能方面仍然有顯著的提升。比方具有較大L3緩存的配置利用物理內(nèi)存會(huì)更有效，故它比較慢的磁盤(pán)I/O子系統(tǒng)可以處理更多的數(shù)據(jù)請(qǐng)求。具有較大L3緩存的處理器提供更有效的文件系統(tǒng)緩存行為及較短消息和處理器隊(duì)列長(zhǎng)度。

其實(shí)早的L3緩存被應(yīng)用在AMD發(fā)布的K6-III處理器上，當(dāng)時(shí)的L3緩存受限于制造工藝，并沒(méi)有被集成進(jìn)芯片內(nèi)部，而是集成在主板上。在只能夠和系統(tǒng)總線頻率同步的L3緩存同主內(nèi)存其實(shí)差不了多少。后來(lái)使用L3緩存的是英特爾為服務(wù)器市場(chǎng)所推出的Itanium處理器。接著就是P4EE和至強(qiáng)MP。Intel還打算推出一款9MB L3緩存的Itanium2處理器，和以后24MB L3緩存的雙核心Itanium2處理器。

但基本上L3緩存對(duì)處理器的性能提高顯得不是很重要，比方配備1MB L3緩存的Xeon MP處理器卻仍然不是Opteron的對(duì)手，由此可見(jiàn)前端總線的增加，要比緩存增加帶來(lái)更有效的性能提升。

5制造工藝

CPU制造工藝的微米是指IC內(nèi)電路與電路之間的距離。制造工藝的趨勢(shì)是向密集度愈高的方向發(fā)展。密度愈高的IC電路設(shè)計(jì)，意味著在同樣大小面積的IC中，可以擁有密度更高、功能更復(fù)雜的電路設(shè)計(jì)。主要的180nm、130nm、90nm、65nm、45納米、22nm，intel已經(jīng)于2010年發(fā)布32納米的制造工藝的酷睿i3/酷睿i5/酷睿i7系列并于2012年4月發(fā)布了22納米酷睿i3/i5/i7系列。并且已有14nm產(chǎn)品的計(jì)劃（據(jù)新聞報(bào)道14nm將于2013年下半年在筆記本處理器。）。而AMD則表示、自己的產(chǎn)品將會(huì)直接跳過(guò)32nm工藝（2010年第三季度生產(chǎn)少許32nm產(chǎn)品、如Orochi、Llano）于2011年中期初發(fā)布28nm的產(chǎn)品（APU）。TrinityAPU已在2012年10月2日正式發(fā)布，工藝仍然32nm，28nm工藝代號(hào)Kaveri反復(fù)推遲。2013年上市的28nm的Apu僅有平板與筆記本低端處理器，代號(hào)Kabini。而且鮮為人知，市場(chǎng)反應(yīng)平常。據(jù)可靠消息，2014年上半年可能有28nm的臺(tái)式Apu發(fā)布，其gpu將采用GCN架構(gòu)，與A卡同架構(gòu)。

6指令集

CPU依靠指令來(lái)自計(jì)算和控制系統(tǒng)，每款CPU在設(shè)計(jì)時(shí)就規(guī)定了一系列與其硬件電路相配合的指令系統(tǒng)。指令的強(qiáng)弱也是CPU的重要指標(biāo)，指令集是提高微處理器效率的有效工具之一。

從現(xiàn)階段的主流體系結(jié)構(gòu)講，指令集可分為復(fù)雜指令集和精簡(jiǎn)指令集兩部分（指令集共有四個(gè)種類），而從具體運(yùn)用看，如Intel的MMX（Multi Media Extended，此為AMD猜測(cè)的全稱，Intel并沒(méi)有說(shuō)明詞源）、SSE、SSE2（Streaming-Single instruction multiple data-Extensions 2）、SSE3、SSE4系列和AMD的3DNow！等都是CPU的擴(kuò)展指令集，分別增強(qiáng)了CPU的多媒體、圖形圖象和Internet等的處理能力。

通常會(huì)把CPU的擴(kuò)展指令集稱為”CPU的指令集”。SSE3指令集也是規(guī)模小的指令集，此前MMX包含有57條命令，SSE包含有50條命令，SSE2包含有144條命令，SSE3包含有13條命令。

從586CPU開(kāi)始，CPU的工作電壓分為內(nèi)核電壓和I/O電壓兩種，通常CPU的核心電壓小于等于I/O電壓。其中內(nèi)核電壓的大小是根據(jù)CPU的生產(chǎn)工藝而定，一般制作工藝越小，內(nèi)核工作電壓越低；I/O電壓一般都在1.6~5V。低電壓能解決耗電過(guò)大和發(fā)熱過(guò)高的問(wèn)題。

CISC

CISC指令集，也稱為復(fù)雜指令集，英文名是CISC，（Complex Instruction Set Computing的縮寫(xiě)）。在CISC微處理器中，程序的各條指令是按順序串行執(zhí)行的，每條指令中的各個(gè)操作也是按順序串行執(zhí)行的。順序執(zhí)行的優(yōu)點(diǎn)是控制簡(jiǎn)單，但計(jì)算機(jī)各部分的利用率不高，執(zhí)行速度慢。其實(shí)它是英特爾生產(chǎn)的x86系列（也就是IA-32架構(gòu)）CPU及其兼容CPU，如AMD、VIA的。即使是新起的X86-64（也說(shuō)成AMD64）都是屬于CISC的范疇。

要知道什么是指令集還要從當(dāng)今的X86架構(gòu)的CPU說(shuō)起。X86指令集是Intel為其塊16位CPU（i8086）專門開(kāi)發(fā)的，IBM1981年推出的世界臺(tái)PC機(jī)中的CPU－i8088（i8086簡(jiǎn)化版）使用的也是X86指令，同時(shí)電腦中為提高浮點(diǎn)數(shù)據(jù)處理能力而增加了X87芯片，以后就將X86指令集和X87指令集統(tǒng)稱為X86指令集。

雖然隨著CPU技術(shù)的不斷發(fā)展，Intel陸續(xù)研制出更新型的i80386.i80486直到過(guò)去的PII至強(qiáng)、PIII至強(qiáng)、Pentium 3，Pentium 4系列，后到今天的酷睿2系列、至強(qiáng)（不包括至強(qiáng)Nocona），但為了保證電腦能繼續(xù)運(yùn)行以往開(kāi)發(fā)的各類應(yīng)用程序以保護(hù)和繼承豐富的軟件資源，所以Intel公司所生產(chǎn)的所有CPU仍然繼續(xù)使用X86指令集，所以它的CPU仍屬于X86系列。由于Intel X86系列及其兼容CPU（如AMD Athlon MP、）都使用X86指令集，所以就形成了今天龐大的X86系列及兼容CPU陣容。x86CPU主要有intel的服務(wù)器CPU和AMD的服務(wù)器CPU兩類。

RISC

RISC是英文“Reduced Instruction Set Computing ”的縮寫(xiě)，中文意思是“精簡(jiǎn)指令集”。他是由John Cocke（約翰·科克）提出的，John Cocke在IBM公司從事的個(gè)項(xiàng)目是研究Stretch計(jì)算機(jī)（世界上個(gè)“超級(jí)計(jì)算機(jī)”型號(hào)），他很快成為大型機(jī)專家。1974年，Cocke和他領(lǐng)導(dǎo)的研究小組開(kāi)始嘗試研發(fā)每秒能夠處理300線呼叫的電話交換網(wǎng)絡(luò)。為了實(shí)現(xiàn)這個(gè)目標(biāo)，他不得不尋找一種辦法來(lái)提高交換系統(tǒng)已有架構(gòu)的交換率。1975年，John Cocke研究了IBM370 CISC（Complex Instruction Set Computing，復(fù)雜指令集計(jì)算）系統(tǒng)，對(duì)CISC機(jī)進(jìn)行測(cè)試表明，各種指令的使用頻度相當(dāng)懸殊，常使用的是一些比較簡(jiǎn)單的指令，它們僅占指令總數(shù)的20%，但在程序中出現(xiàn)的頻度卻占80%。

復(fù)雜的指令系統(tǒng)必然增加微處理器的復(fù)雜性，使處理器的研制時(shí)間長(zhǎng)，成本高。并且復(fù)雜指令需要復(fù)雜的操作，必然會(huì)降低計(jì)算機(jī)的速度。基于上述原因，20世紀(jì)80年代RISC型CPU誕生了，相對(duì)于CISC型CPU,RISC型CPU不僅精簡(jiǎn)了指令系統(tǒng)，還采用了一種叫做“超標(biāo)量和超流水線結(jié)構(gòu)”，大大增加了并行處理能力。RISC指令集是高性能CPU的發(fā)展方向。它與傳統(tǒng)的CISC（復(fù)雜指令集）相對(duì)。相比而言，RISC的指令格式統(tǒng)一，種類比較少，尋址方式也比復(fù)雜指令集少。當(dāng)然處理速度就提高很多了。在中服務(wù)器中普遍采用這一指令系統(tǒng)的CPU，特別是服務(wù)器全都采用RISC指令系統(tǒng)的CPU。RISC指令系統(tǒng)更加適合服務(wù)器的操作系統(tǒng)Windows 7，Linux也屬于類似Windows OS（UNIX）的操作系統(tǒng)。RISC型CPU與Intel和AMD的CPU在軟件和硬件上都不兼容。

在中服務(wù)器中采用RISC指令的CPU主要有以下幾類：PowerPC處理器、SPARC處理器、PA-RISC處理器、MIPS處理器、Alpha處理器。

IA-64

EPIC（Explicitly Parallel Instruction Computers，并行指令計(jì)算機(jī)）是否是RISC和CISC體系的繼承者的爭(zhēng)論已經(jīng)有很多，單以EPIC體系來(lái)說(shuō)，它更像Intel的處理器邁向RISC體系的重要步驟。從理論上說(shuō)，EPIC體系設(shè)計(jì)的CPU，在相同的主機(jī)配置下，處理Windows的應(yīng)用軟件比基于Unix下的應(yīng)用軟件要好得多。

Intel采用EPIC技術(shù)的服務(wù)器CPU是安騰Itanium（開(kāi)發(fā)代號(hào)即Merced）。它是86位處理器，也是IA－64系列中的款。微軟也已開(kāi)發(fā)了代號(hào)為Win64的操作系統(tǒng)，在軟件上加以支持。在Intel采用了X86指令集之后，它又轉(zhuǎn)而尋求更*的86-bit微處理器，Intel這樣做的原因是，它們想擺脫容量巨大的x86架構(gòu)，從而引入精力充沛而又功能*的指令集，于是采用EPIC指令集的IA-64（x92）架構(gòu)便誕生了。IA-64 （x92）在很多方面來(lái)說(shuō)，都比x86有了長(zhǎng)足的進(jìn)步。突破了傳統(tǒng)IA32架構(gòu)的許多限制，在數(shù)據(jù)的處理能力，系統(tǒng)的穩(wěn)定性、安全性、可用性、可觀理性等方面獲得了突破性的提高。

IA-64微處理器大的缺陷是它們?nèi)狈εcx86的兼容，而Intel為了IA-64處理器能夠更好地運(yùn)行兩個(gè)朝代的軟件，它在IA-64處理器上（Itanium、Itanium2 ……）引入了x86-to-IA-64的解碼器，這樣就能夠把x86指令翻譯為IA-64指令。這個(gè)解碼器并不是有效率的解碼器，也不是運(yùn)行x86代碼的好途徑（好的途徑是直接在x86處理器上運(yùn)行x86代碼），因此Itanium 和Itanium2在運(yùn)行x86應(yīng)用程序時(shí)候的性能非常糟糕。這也成為X86-64產(chǎn)生的根本原因。

7處理技術(shù)

在解釋超流水線與超標(biāo)量前，先了解流水線（Pipeline）。流水線是Intel在486芯片中開(kāi)始使用的。流水線的工作方式就象工業(yè)生產(chǎn)上的裝配流水線。在CPU中由5－6個(gè)不同功能的電路單元組成一條指令處理流水線，然后將一條X86指令分成5－6步后再由這些電路單元分別執(zhí)行，這樣就能實(shí)現(xiàn)在一個(gè)CPU時(shí)鐘周期完成一條指令，因此提高CPU的運(yùn)算速度。經(jīng)典奔騰每條整數(shù)流水線都分為四級(jí)流水，即指令預(yù)取、譯碼、執(zhí)行、寫(xiě)回結(jié)果，浮點(diǎn)流水又分為八級(jí)流水。超標(biāo)量是通過(guò)內(nèi)置多條流水線來(lái)同時(shí)執(zhí)行多個(gè)處理器，其實(shí)質(zhì)是以空間換取時(shí)間。而超流水線是通過(guò)細(xì)化流水、提高主頻，使得在一個(gè)機(jī)器周期內(nèi)完成一個(gè)甚至多個(gè)操作，其實(shí)質(zhì)是以空間換取時(shí)間。例如Pentium 4的流水線就長(zhǎng)達(dá)20級(jí)。將流水線設(shè)計(jì)的步（級(jí)）越長(zhǎng)，其完成一條指令的速度越快，因此才能適應(yīng)工作主頻更高的CPU。但是流水線過(guò)長(zhǎng)也帶來(lái)了一定副作用，很可能會(huì)出現(xiàn)主頻較高的CPU實(shí)際運(yùn)算速度較低的現(xiàn)象，Intel的奔騰4就出現(xiàn)了這種情況，雖然它的主頻可以高達(dá)1.4G以上，但其運(yùn)算性能卻遠(yuǎn)遠(yuǎn)比不上AMD 1.2G的速龍甚至奔騰III-s。

CPU封裝是采用特定的材料將CPU芯片或CPU模塊固化在其中以防損壞的保護(hù)措施，一般必須在封裝后CPU才能交付用戶使用。CPU的封裝方式取決于CPU安裝形式和器件集成設(shè)計(jì)，從大的分類來(lái)看通常采用Socket插座進(jìn)行安裝的CPU使用PGA（柵格陣列）方式封裝，而采用Slot x槽安裝的CPU則全部采用SEC（單邊接插盒）的形式封裝。還有PLGA（Plastic Land Grid Array）、OLGA（Organic Land Grid Array）等封裝技術(shù)。由于市場(chǎng)競(jìng)爭(zhēng)日益激烈，CPU封裝技術(shù)的發(fā)展方向以節(jié)約成本為主。

多線程

同時(shí)多線程Simultaneous Multithreading，簡(jiǎn)稱SMT。SMT可通過(guò)復(fù)制處理器上的結(jié)構(gòu)狀態(tài)，讓同一個(gè)處理器上的多個(gè)線程同步執(zhí)行并共享處理器的執(zhí)行資源，可大限度地實(shí)現(xiàn)寬發(fā)射、亂序的超標(biāo)量處理，提高處理器運(yùn)算部件的利用率，緩和由于數(shù)據(jù)相關(guān)或Cache未命中帶來(lái)的訪問(wèn)內(nèi)存延時(shí)。當(dāng)沒(méi)有多個(gè)線程可用時(shí)，SMT處理器幾乎和傳統(tǒng)的寬發(fā)射超標(biāo)量處理器一樣。SMT具吸引力的是只需小規(guī)模改變處理器核心的設(shè)計(jì)，幾乎不用增加額外的成本就可以顯著地提升效能。多線程技術(shù)則可以為高速的運(yùn)算核心準(zhǔn)備更多的待處理數(shù)據(jù)，減少運(yùn)算核心的閑置時(shí)間。這對(duì)于桌面低端系統(tǒng)來(lái)說(shuō)無(wú)疑十分具有吸引力。Intel從3.06GHz Pentium 4開(kāi)始，部分處理器將支持SMT技術(shù)。

多核心

多核心，也指單芯片多處理器（Chip Multiprocessors，簡(jiǎn)稱CMP）。CMP是由美國(guó)斯坦福大學(xué)提出的，其思想是將大規(guī)模并行處理器中的SMP（對(duì)稱多處理器）集成到同一芯片內(nèi)，各個(gè)處理器并行執(zhí)行不同的進(jìn)程。這種依靠多個(gè)CPU同時(shí)并行地運(yùn)行程序是實(shí)現(xiàn)超高速計(jì)算的一個(gè)重要方向，稱為并行處理。與CMP比較，SMP處理器結(jié)構(gòu)的靈活性比較突出。但是，當(dāng)半導(dǎo)體工藝進(jìn)入0.18微米以后，線延時(shí)已經(jīng)超過(guò)了門延遲，要求微處理器的設(shè)計(jì)通過(guò)劃分許多規(guī)模更小、局部性更好的基本單元結(jié)構(gòu)來(lái)進(jìn)行。相比之下，由于CMP結(jié)構(gòu)已經(jīng)被劃分成多個(gè)處理器核來(lái)設(shè)計(jì)，每個(gè)核都比較簡(jiǎn)單，有利于優(yōu)化設(shè)計(jì)，因此更有發(fā)展前途。IBM 的Power 4芯片和Sun的MAJC5200芯片都采用了CMP結(jié)構(gòu)。多核處理器可以在處理器內(nèi)部共享緩存，提高緩存利用率，同時(shí)簡(jiǎn)化多處理器系統(tǒng)設(shè)計(jì)的復(fù)雜度。但這并不是說(shuō)明，核心越多，性能越高，比如說(shuō)16核的CPU就沒(méi)有8核的CPU運(yùn)算速度快，因?yàn)楹诵奶?，而不能合理進(jìn)行分配，所以導(dǎo)致運(yùn)算速度減慢。在買電腦時(shí)請(qǐng)酌情選擇。2005年下半年，Intel和AMD的新型處理器也將融入CMP結(jié)構(gòu)。新安騰處理器開(kāi)發(fā)代碼為Montecito，采用雙核心設(shè)計(jì)，擁有少18MB片內(nèi)緩存，采取90nm工藝制造。它的每個(gè)單獨(dú)的核心都擁有獨(dú)立的L1，L2和L3 cache，包含大約10億支晶體管。

SMP

SMP（Symmetric Multi-Processing），對(duì)稱多處理結(jié)構(gòu)的簡(jiǎn)稱，是指在一個(gè)計(jì)算機(jī)上匯集了一組處理器（多CPU），各CPU之間共享內(nèi)存子系統(tǒng)以及總線結(jié)構(gòu)。在這種技術(shù)的支持下，一個(gè)服務(wù)器系統(tǒng)可以同時(shí)運(yùn)行多個(gè)處理器，并共享內(nèi)存和其他的主機(jī)資源。像雙至強(qiáng)，也就是所說(shuō)的二路，這是在對(duì)稱處理器系統(tǒng)中常見(jiàn)的一種（至強(qiáng)MP可以支持到四路，AMD Opteron可以支持1-8路）。也有少數(shù)是16路的。但是一般來(lái)講，SMP結(jié)構(gòu)的機(jī)器可擴(kuò)展性較差，很難做到100個(gè)以上多處理器，常規(guī)的一般是8個(gè)到16個(gè)，不過(guò)這對(duì)于多數(shù)的用戶來(lái)說(shuō)已經(jīng)夠用了。在高性能服務(wù)器和工作站級(jí)主板架構(gòu)中為常見(jiàn)，像UNIX服務(wù)器可支持多256個(gè)CPU的系統(tǒng)。

構(gòu)建一套SMP系統(tǒng)的必要條件是：支持SMP的硬件包括主板和CPU；支持SMP的系統(tǒng)平臺(tái)，再就是支持SMP的應(yīng)用軟件。為了能夠使得SMP系統(tǒng)發(fā)揮的性能，操作系統(tǒng)必須支持SMP系統(tǒng)，如WINNT、LINUX、以及UNIX等等32位操作系統(tǒng)。即能夠進(jìn)行多任務(wù)和多線程處理。多任務(wù)是指操作系統(tǒng)能夠在同一時(shí)間讓不同的CPU完成不同的任務(wù)；多線程是指操作系統(tǒng)能夠使得不同的CPU并行的完成同一個(gè)任務(wù)。

要組建SMP系統(tǒng)，對(duì)所選的CPU有很高的要求，首先、CPU內(nèi)部必須內(nèi)置APIC（Advanced Programmable Interrupt Controllers）單元。Intel 多處理規(guī)范的核心就是可編程中斷控制器（Advanced Programmable Interrupt Controllers–APICs）的使用；再次，相同的產(chǎn)品型號(hào)，同樣類型的CPU核心，*相同的運(yùn)行頻率；后，盡可能保持相同的產(chǎn)品序列編號(hào)，因?yàn)閮蓚€(gè)生產(chǎn)批次的CPU作為雙處理器運(yùn)行的時(shí)候，有可能會(huì)發(fā)生一顆CPU負(fù)擔(dān)過(guò)高，而另一顆負(fù)擔(dān)很少的情況，無(wú)法發(fā)揮大性能，更糟糕的是可能導(dǎo)致死機(jī)。

NUMA技術(shù)

NUMA即非一致訪問(wèn)分布共享存儲(chǔ)技術(shù)，它是由若干通過(guò)高速專用網(wǎng)絡(luò)連接起來(lái)的獨(dú)立節(jié)點(diǎn)構(gòu)成的系統(tǒng)，各個(gè)節(jié)點(diǎn)可以是單個(gè)的CPU或是SMP系統(tǒng)。在NUMA中，Cache 的一致性有多種解決方案，一般采用硬件技術(shù)實(shí)現(xiàn)對(duì)cache的一致性維護(hù)，通常需要操作系統(tǒng)針對(duì)NUMA訪存不一致的特性（本地內(nèi)存和遠(yuǎn)端內(nèi)存訪存延遲和帶寬的不同）進(jìn)行特殊優(yōu)化以提率，或采用特殊軟件編程方法提率。NUMA系統(tǒng)的例子。這里有3個(gè)SMP模塊用高速專用網(wǎng)絡(luò)聯(lián)起來(lái)，組成一個(gè)節(jié)點(diǎn)，每個(gè)節(jié)點(diǎn)可以有12個(gè)CPU。像Sequent的系統(tǒng)多可以達(dá)到64個(gè)CPU甚至256個(gè)CPU。顯然，這是在SMP的基礎(chǔ)上，再用NUMA的技術(shù)加以擴(kuò)展，是這兩種技術(shù)的結(jié)合。

亂序執(zhí)行

亂序執(zhí)行（out-of-orderexecution），是指CPU允許將多條指令不按程序規(guī)定的順序分開(kāi)發(fā)送給各相應(yīng)電路單元處理的技術(shù)。這樣將根據(jù)個(gè)電路單元的狀態(tài)和各指令能否提前執(zhí)行的具體情況分析后，將能提前執(zhí)行的指令立即發(fā)送給相應(yīng)電路單元執(zhí)行，在這期間不按規(guī)定順序執(zhí)行指令，然后由重新排列單元將各執(zhí)行單元結(jié)果按指令順序重新排列。采用亂序執(zhí)行技術(shù)的目的是為了使CPU內(nèi)部電路滿負(fù)荷運(yùn)轉(zhuǎn)并相應(yīng)提高了CPU的運(yùn)行程序的速度。

分枝技術(shù)

（branch）指令進(jìn)行運(yùn)算時(shí)需要等待結(jié)果，一般無(wú)條件分枝只需要按指令順序執(zhí)行，而條件分枝必須根據(jù)處理后的結(jié)果，再?zèng)Q定是否按原先順序進(jìn)行。

控制器

許多應(yīng)用程序擁有更為復(fù)雜的讀取模式（幾乎是隨機(jī)地，特別是當(dāng)cache hit不可預(yù)測(cè)的時(shí)候），并且沒(méi)有有效地利用帶寬。典型的這類應(yīng)用程序就是業(yè)務(wù)處理軟件，即使擁有如亂序執(zhí)行（out of order execution）這樣的CPU特性，也會(huì)受內(nèi)存延遲的限制。這樣CPU必須得等到運(yùn)算所需數(shù)據(jù)被除數(shù)裝載完成才能執(zhí)行指令（無(wú)論這些數(shù)據(jù)來(lái)自CPU cache還是主內(nèi)存系統(tǒng)）。當(dāng)前低段系統(tǒng)的內(nèi)存延遲大約是120－150ns，而CPU速度則達(dá)到了4GHz以上，一次單獨(dú)的內(nèi)存請(qǐng)求可能會(huì)浪費(fèi)200－300次CPU循環(huán)。即使在緩存命中率（cache hit rate）達(dá)到99.9%的情況下，CPU也可能會(huì)花50%的時(shí)間來(lái)等待內(nèi)存請(qǐng)求的結(jié)束－比如因?yàn)閮?nèi)存延遲的緣故。

在處理器內(nèi)部整合內(nèi)存控制器，使得北橋芯片將變得不那么重要，改變了處理器訪問(wèn)主存的方式，有助于提高帶寬、降低內(nèi)存延時(shí)和提升處理器性制造工藝：Intel的I5可以達(dá)到28納米，在將來(lái)的CPU制造工藝可以達(dá)到22納米。

8在ICT的應(yīng)用

在ICT的應(yīng)用中，可以不考慮CPU的內(nèi)部結(jié)構(gòu)，把其簡(jiǎn)單地看成一個(gè)黑盒子，容易理解。其行為模型是，給它輸入指令，經(jīng)過(guò)其內(nèi)部的運(yùn)算和處理，就能輸出想要的結(jié)果（數(shù)據(jù)或控制信號(hào)）。

9產(chǎn)品選購(gòu)

核數(shù)選擇

如果玩游戲的話，個(gè)人認(rèn)為四核也是必要的。因?yàn)榘凑?0%并行計(jì)算的話，雙核加速比例約1.6倍，而四核至少能有2.2倍（永遠(yuǎn)不可能達(dá)到4倍除非你的游戲不需要顯卡而且只是和國(guó)際象棋一樣） 這樣算下來(lái)只要是支持四核的游戲，四核還是比雙核有優(yōu)勢(shì)的。

防假指南

看編號(hào)

這個(gè)方法對(duì)Intel和AMD的處理器同樣有效，每一顆盒裝處理器都有一個(gè)的編號(hào)，在產(chǎn)品的包裝盒上的條形碼和處理器表面都會(huì)標(biāo)明這個(gè)編號(hào)，這個(gè)編號(hào)相當(dāng)于手機(jī)的IMEI碼，如果你購(gòu)買了處理器后發(fā)現(xiàn)這兩個(gè)編號(hào)是不一樣的，那就可以肯定你買的這個(gè)產(chǎn)品是被不法商人掉包過(guò)的了。

看包裝

不法商人利用包裝偷龍轉(zhuǎn)鳳是比較常用的手法，主要是出現(xiàn)在Intel的CPU上，Intel盒裝處理器與散包處理器的區(qū)別就在于三年質(zhì)保，價(jià)格方面相差幾十到上百元不等。當(dāng)然，AMD盒裝也是假貨充斥，尤其以閃龍2500+與E6 3000+為多。由于不法商人的工藝制作水平有限，雖然假包裝已經(jīng)成為一個(gè)小規(guī)模的產(chǎn)業(yè)，但在包裝盒的印刷制作上還是不可能達(dá)到包裝盒的標(biāo)準(zhǔn)，因此，我們可以從包裝盒的印刷等方面入手，識(shí)別真假。

以AMD的包裝盒為例，沒(méi)有拆封過(guò)的包裝盒貼有一張標(biāo)貼，如果沒(méi)有這張標(biāo)貼，那肯定是假貨。而這張標(biāo)貼也是鑒別包裝盒真?zhèn)蔚囊粋€(gè)切入點(diǎn)。從圖中可以看到，的標(biāo)貼通過(guò)機(jī)器刻上了“十”字形的割痕，在撕開(kāi)后這張標(biāo)貼就會(huì)損壞而作廢。而假的包裝盒上面也有這張標(biāo)貼，也同樣有這個(gè)“十”字形的割痕，不過(guò)請(qǐng)注意，的“十”字形割痕中間并沒(méi)有連在一起，而且割痕的長(zhǎng)短深度都非常均勻，而假貨的標(biāo)貼往往是制假者自己用刀片割上去的，如果消費(fèi)者發(fā)現(xiàn)這個(gè)“十”字形的割痕長(zhǎng)短不一，而且中間連在一起，那就可以肯定這是被人動(dòng)過(guò)手腳的了。

另外，由于這個(gè)方法的鑒別非常簡(jiǎn)單，一些不法商人就通過(guò)在包裝盒上貼上新的編號(hào)魚(yú)目混珠。鑒別真假的編號(hào)也要從印刷上來(lái)分辨。正規(guī)產(chǎn)品的編號(hào)條形碼采用的是點(diǎn)陣噴碼，字跡清晰，而且能夠清楚的看到數(shù)字是由一個(gè)個(gè)“點(diǎn)”組成。而假冒的條形碼是用普遍印刷的，字跡較模糊且有粘連感，另外所采用的字體也不盡相同。如果發(fā)現(xiàn)這個(gè)條形碼的印刷太差，字跡模糊，好就不要購(gòu)買了。

看風(fēng)扇

這個(gè)方法主要還是針對(duì)Intel處理器，打開(kāi)CPU的包裝后，可以查看原裝的風(fēng)扇正中的防偽標(biāo)簽，真的Intel盒包CPU防偽標(biāo)簽為立體式防偽，除了底層圖案會(huì)有變化外，還會(huì)出現(xiàn)立體的“Intel”標(biāo)志。而假的盒包CPU，其防偽標(biāo)識(shí)只有底層圖案的變化，沒(méi)有“Intel”的標(biāo)志,而且散熱片很稀疏比。

10發(fā)展歷史

計(jì)算機(jī)的發(fā)展主要表現(xiàn)在其核心部件——微處理器的發(fā)展上，每當(dāng)一款新型的微處理器出現(xiàn)時(shí)，就會(huì)帶動(dòng)計(jì)算機(jī)系統(tǒng)的其他部件的相應(yīng)發(fā)展，如計(jì)算機(jī)體系結(jié)構(gòu)的進(jìn)一步優(yōu)化，存儲(chǔ)器存取容量的不斷增大、存取速度的不斷提高，外圍設(shè)備的不斷改進(jìn)以及新設(shè)備的不斷出現(xiàn)等。

根據(jù)微處理器的字長(zhǎng)和功能，可將其發(fā)展劃分為以下幾個(gè)階段。

第1階段

第1階段（1971——1973年）是4位和8位低檔微處理器時(shí)代，通常稱為第1代，其典型產(chǎn)品是Intel4004和Intel8008微處理器和分別由它們組成的MCS-4和MCS-8微機(jī)?；咎攸c(diǎn)是采用PMOS工藝，集成度低（4000個(gè)晶體管/片），系統(tǒng)結(jié)構(gòu)和指令系統(tǒng)都比較簡(jiǎn)單，主要采用機(jī)器語(yǔ)言或簡(jiǎn)單的匯編語(yǔ)言，指令數(shù)目較少（20多條指令），基本指令周期為20~50μs，用于簡(jiǎn)單的控制場(chǎng)合。

Intel在1969年為日本計(jì)算機(jī)制造商Busicom的一項(xiàng)專案，著手開(kāi)發(fā)款微處理器，為一系列可程式化計(jì)算機(jī)研發(fā)多款晶片。終，英特爾在1971年11月15日向全球市場(chǎng)推出4004微處理器，當(dāng)年Intel 4004處理器每顆售價(jià)為200美元。4004 是英特爾款微處理器，為日后開(kāi)發(fā)系統(tǒng)智能功能以及個(gè)人電腦奠定發(fā)展基礎(chǔ)，其晶體管數(shù)目約為2300顆。

第2階段

第2階段（1974——1977年）是8位中微處理器時(shí)代，通常稱為第2代，其典型產(chǎn)品是Intel8080/8085、Motorola公司、Zilog公司的Z80等。它們的特點(diǎn)是采用NMOS工藝，集成度提高約4倍，運(yùn)算速度提高約10~15倍（基本指令執(zhí)行時(shí)間1~2μs）。指令系統(tǒng)比較*，具有典型的計(jì)算機(jī)體系結(jié)構(gòu)和中斷、DMA等控制功能。軟件方面除了匯編語(yǔ)言外，還有BASIC、FORTRAN等語(yǔ)言和相應(yīng)的解釋程序和編譯程序，在后期還出現(xiàn)了操作系統(tǒng)。

1974年，Intel推出8080處理器，并作為Altair個(gè)人電腦的運(yùn)算核心，Altair在《星艦奇航》電視影集中是企業(yè)號(hào)太空船的目的地。電腦迷當(dāng)時(shí)可用395美元買到一組Altair的套件。它在數(shù)個(gè)月內(nèi)賣出數(shù)萬(wàn)套，成為*款下訂單后制造的機(jī)種。Intel 8080晶體管數(shù)目約為6千顆。

第3階段

第3階段（1978——1984年）是16位微處理器時(shí)代，通常稱為第3代，其典型產(chǎn)品是Intel公司的8086/8088，Motorola公司的M68000，Zilog公司的Z8000等微處理器。其特點(diǎn)是采用HMOS工藝，集成度（20000~70000晶體管/片）和運(yùn)算速度（基本指令執(zhí)行時(shí)間是0.5μs）都比第2代提高了一個(gè)數(shù)量級(jí)。指令系統(tǒng)更加豐富、*，采用多級(jí)中斷、多種尋址方式、段式存儲(chǔ)機(jī)構(gòu)、硬件乘除部件，并配置了軟件系統(tǒng)。這一時(shí)期微機(jī)產(chǎn)品有IBM公司的個(gè)人計(jì)算機(jī)。1981年IBM公司推出的個(gè)人計(jì)算機(jī)采用8088CPU。緊接著1982年又推出了擴(kuò)展型的個(gè)人計(jì)算機(jī)IBM PC/XT，它對(duì)內(nèi)存進(jìn)行了擴(kuò)充，并增加了一個(gè)硬磁盤(pán)驅(qū)動(dòng)器。

80286（也被稱為286）是英特爾*能執(zhí)行所有舊款處理器專屬軟件的處理器，這種軟件相容性之后成為英特爾全系列微處理器的注冊(cè)商標(biāo)，在6年的銷售期中，估計(jì)全球各地共安裝了1500萬(wàn)部286個(gè)人電腦。Intel 80286處理器晶體管數(shù)目為13萬(wàn)4千顆。1984年，IBM公司推出了以80286處理器為核心組成的16位增強(qiáng)型個(gè)人計(jì)算機(jī)IBM PC/AT。由于IBM公司在發(fā)展個(gè)人計(jì)算機(jī)時(shí)采用 了技術(shù)開(kāi)放的策略，使個(gè)人計(jì)算機(jī)*。

第4階段

第4階段（1985——1992年）是32位微處理器時(shí)代，又稱為第4代。其典型產(chǎn)品是Intel公司的80386/80486，Motorola公司的M69030/68040等。其特點(diǎn)是采用HMOS或CMOS工藝，集成度高達(dá)100萬(wàn)個(gè)晶體管/片，具有32位地址線和32位數(shù)據(jù)總線。每秒鐘可完成600萬(wàn)條指令（Million Instructions Per Second，MIPS）。微型計(jì)算機(jī)的功能已經(jīng)達(dá)到甚至超過(guò)超級(jí)小型計(jì)算機(jī)，*可以勝任多任務(wù)、多用戶的作業(yè)。同期，其他一些微處理器生產(chǎn)廠商（如AMD、TEXAS等）也推出了80386/80486系列的芯片。

80386DX的內(nèi)部和外部數(shù)據(jù)總線是32位，地址總線也是32位，可以尋址到4GB內(nèi)存，并可以管理64TB的虛擬存儲(chǔ)空間。它的運(yùn)算模式除了具有實(shí)模式和保護(hù)模式以外，還增加了一種“虛擬86”的工作方式，可以通過(guò)同時(shí)模擬多個(gè)8086微處理器來(lái)提供多任務(wù)能力。80386SX是Intel為了擴(kuò)大*而推出的一種較便宜的普及型CPU，它的內(nèi)部數(shù)據(jù)總線為32位，外部數(shù)據(jù)總線為16位，它可以接受為80286開(kāi)發(fā)的16位輸入/輸出接口芯片，降低整機(jī)成本。80386SX推出后，受到市場(chǎng)的廣泛的歡迎，因?yàn)?0386SX的性能大大優(yōu)于80286，而價(jià)格只是80386的三分之一。Intel 80386 微處理器內(nèi)含275,000 個(gè)晶體管—比當(dāng)初的4004多了100倍以上，這款32位元處理器支持多工任務(wù)設(shè)計(jì)，能同時(shí)執(zhí)行多個(gè)程序。Intel 80386晶體管數(shù)目約為27萬(wàn)5千顆。

1989年，我們大家耳熟能詳?shù)?0486芯片由英特爾推出。這款經(jīng)過(guò)四年開(kāi)發(fā)和3億美元資金投入的芯片的偉大之處在于它實(shí)破了100萬(wàn)個(gè)晶體管的界限，集成了120萬(wàn)個(gè)晶體管，使用1微米的制造工藝。80486的時(shí)鐘頻率從25MHz逐步提高到33MHz、40MHz、50MHz。

80486是將80386和數(shù)學(xué)協(xié)微處理器80387以及一個(gè)8KB的高速緩存集成在一個(gè)芯片內(nèi)。80486中集成的80487的數(shù)字運(yùn)算速度是以前80387的兩倍，內(nèi)部緩存縮短了微處理器與慢速DRAM的等待時(shí)間。并且，在80x86系列中采用了RISC（精簡(jiǎn)指令集）技術(shù)，可以在一個(gè)時(shí)鐘周期內(nèi)執(zhí)行一條指令。它還采用了突發(fā)總線方式，大大提高了與內(nèi)存的數(shù)據(jù)交換速度。由于這些改進(jìn)，80486的性能比帶有80387數(shù)學(xué)協(xié)微處理器的80386 DX性能提高了4倍。

第5階段

第5階段（1993-2005年）是奔騰（pentium）系列微處理器時(shí)代，通常稱為第5代。典型產(chǎn)品是Intel公司的奔騰系列芯片及與之兼容的AMD的K6、K7系列微處理器芯片。內(nèi)部采用了超標(biāo)量指令流水線結(jié)構(gòu)，并具有相互獨(dú)立的指令和數(shù)據(jù)高速緩存。隨著MMX（Multi Media eXtended）微處理器的出現(xiàn)，使微機(jī)的發(fā)展在網(wǎng)絡(luò)化、多媒體化和智能化等方面跨上了更高的臺(tái)階。

1997年推出的Pentium II處理器結(jié)合了Intel MMX技術(shù)，能以*的效率處理影片、音效、以及繪圖資料，采用Single Edge Contact （S.E.C） 匣型封裝，內(nèi)建了高速快取記憶體。這款晶片讓電腦使用者擷取、編輯、以及透過(guò)網(wǎng)絡(luò)和親友分享數(shù)位相片、編輯與新增文字、音樂(lè)或制作家庭電影的轉(zhuǎn)場(chǎng)效果、使用可視電話以及透過(guò)標(biāo)準(zhǔn)電話線與網(wǎng)際網(wǎng)絡(luò)傳送影片，Intel Pentium II處理器晶體管數(shù)目為750萬(wàn)顆。

1999年推出的Pentium III處理器加入70個(gè)新指令，加入網(wǎng)際網(wǎng)絡(luò)串流SIMD延伸集稱為MMX，能大幅提升*影像、3D、串流音樂(lè)、影片、語(yǔ)音辨識(shí)等應(yīng)用的性能，它能大幅提升網(wǎng)際網(wǎng)絡(luò)的使用經(jīng)驗(yàn)，讓使用者能瀏覽逼真的線上博物館與商店，以及下載高品質(zhì)影片，Intel導(dǎo)入0.25微米技術(shù)，Intel Pentium III晶體管數(shù)目約為950萬(wàn)顆。

與此同年，英特爾還發(fā)布了Pentium IIIXeon處理器。作為Pentium II Xeon的后繼者，除了在內(nèi)核架構(gòu)上采納全新設(shè)計(jì)以外，也繼承了Pentium III處理器新增的70條指令集，以更好執(zhí)行多媒體、流媒體應(yīng)用軟件。除了面對(duì)企業(yè)級(jí)的市場(chǎng)以外，Pentium III Xeon加強(qiáng)了電子商務(wù)應(yīng)用與高階商務(wù)計(jì)算的能力。在緩存速度與系統(tǒng)總線結(jié)構(gòu)上，也有很多進(jìn)步，很大程度提升了性能，并為更好的多處理器協(xié)同工作進(jìn)行了設(shè)計(jì)。

2000年英特爾發(fā)布了Pentium 4處理器。用戶使用基于Pentium 4處理器的個(gè)人電腦，可以創(chuàng)建專業(yè)品質(zhì)的影片，透過(guò)因特網(wǎng)傳遞電視品質(zhì)的影像，實(shí)時(shí)進(jìn)行語(yǔ)音、影像通訊，實(shí)時(shí)3D渲染，快速進(jìn)行MP3編碼解碼運(yùn)算，在連接因特網(wǎng)時(shí)運(yùn)行多個(gè)多媒體軟件。

Pentium 4處理器集成了4200萬(wàn)個(gè)晶體管，到了改進(jìn)版的Pentium 4（Northwood）更是集成了5千5百萬(wàn)個(gè)晶體管；并且開(kāi)始采用0.18微米進(jìn)行制造，初始速度就達(dá)到了1.5GHz。

Pentium 4還提供的SSE2指令集，這套指令集增加144個(gè)全新的指令，在128bit壓縮的數(shù)據(jù)，在SSE時(shí)，僅能以4個(gè)單精度浮點(diǎn)值的形式來(lái)處理，而在SSE2指令集，該資料能采用多種數(shù)據(jù)結(jié)構(gòu)來(lái)處理：

4個(gè)單精度浮點(diǎn)數(shù)（SSE）對(duì)應(yīng)2個(gè)雙精度浮點(diǎn)數(shù)（SSE2）；對(duì)應(yīng)16字節(jié)數(shù)（SSE2）；對(duì)應(yīng)8個(gè)字?jǐn)?shù)（word）；對(duì)應(yīng)4個(gè)雙字?jǐn)?shù)（SSE2）；對(duì)應(yīng)2個(gè)四字?jǐn)?shù)（SSE2）；對(duì)應(yīng)1個(gè)128位長(zhǎng)的整數(shù)（SSE2） 。

2003年英特爾發(fā)布了Pentium M（mobile）處理器。以往雖然有移動(dòng)版本的Pentium II、III，甚至是Pentium 4-M產(chǎn)品，但是這些產(chǎn)品仍然是基于臺(tái)式電腦處理器的設(shè)計(jì)，再增加一些節(jié)能，管理的新特性而已。即便如此，Pentium III-M和Pentium 4-M的能耗遠(yuǎn)高于專門為移動(dòng)運(yùn)算設(shè)計(jì)的CPU，例如全美達(dá)的處理器。

英特爾Pentium M處理器結(jié)合了855芯片組家族與Intel PRO/Wireless2100網(wǎng)絡(luò)聯(lián)機(jī)技術(shù)，成為英特爾Centrino（迅馳）移動(dòng)運(yùn)算技術(shù)的重要組成部分。Pentium M處理器可提供高達(dá)1.60GHz的主頻速度，并包含各種效能增強(qiáng)功能，如：佳化電源的400MHz系統(tǒng)總線、微處理作業(yè)的融合（Micro-OpsFusion）和專門的堆棧管理器（Dedicated Stack Manager），這些工具可以快速執(zhí)行指令集并節(jié)省電力。

2005年Intel推出的雙核心處理器有Pentium D和Pentium Extreme Edition，同時(shí)推出945/955/965/975芯片組來(lái)支持新推出的雙核心處理器，采用90nm工藝生產(chǎn)的這兩款新推出的雙核心處理器使用是沒(méi)有針腳的LGA 775接口，但處理器底部的貼片電容數(shù)目有所增加，排列方式也有所不同。

桌面平臺(tái)的核心代號(hào)Smithfield的處理器，正式命名為Pentium D處理器，除了擺脫阿拉伯?dāng)?shù)字改用英文字母來(lái)表示這次雙核心處理器的世代交替外，D的字母也更容易讓人聯(lián)想起Dual-Core雙核心的涵義。

Intel的雙核心構(gòu)架更像是一個(gè)雙CPU平臺(tái)，Pentium D處理器繼續(xù)沿用Prescott架構(gòu)及90nm生產(chǎn)技術(shù)生產(chǎn)。Pentium D內(nèi)核實(shí)際上由于兩個(gè)獨(dú)立的Prescott核心組成，每個(gè)核心擁有獨(dú)立的1MB L2緩存及執(zhí)行單元，兩個(gè)核心加起來(lái)一共擁有2MB，但由于處理器中的兩個(gè)核心都擁有獨(dú)立的緩存，因此必須保證每個(gè)二級(jí)緩存當(dāng)中的信息*一致，否則就會(huì)出現(xiàn)運(yùn)算錯(cuò)誤。

為了解決這一問(wèn)題，Intel將兩個(gè)核心之間的協(xié)調(diào)工作交給了外部的MCH（北橋）芯片，雖然緩存之間的數(shù)據(jù)傳輸與存儲(chǔ)并不巨大，但由于需要通過(guò)外部的MCH芯片進(jìn)行協(xié)調(diào)處理，毫無(wú)疑問(wèn)的會(huì)對(duì)整個(gè)的處理速度帶來(lái)一定的延遲，從而影響到處理器整體性能的發(fā)揮。

由于采用Prescott內(nèi)核，因此Pentium D也支持EM64T技術(shù)、XD bit安全技術(shù)。值得一提的是，Pentium D處理器將不支持Hyper-Threading技術(shù)。原因很明顯：在多個(gè)物理處理器及多個(gè)邏輯處理器之間正確分配數(shù)據(jù)流、平衡運(yùn)算任務(wù)并非易事。比如，如果應(yīng)用程序需要兩個(gè)運(yùn)算線程，很明顯每個(gè)線程對(duì)應(yīng)一個(gè)物理內(nèi)核，但如果有3個(gè)運(yùn)算線程呢？因此為了減少雙核心Pentium D架構(gòu)復(fù)雜性，英特爾決定在針對(duì)主流市場(chǎng)的Pentium D中取消對(duì)Hyper-Threading技術(shù)的支持。

同出自Intel之手，而且Pentium D和Pentium Extreme Edition兩款雙核心處理器名字上的差別也預(yù)示著這兩款處理器在規(guī)格上也不盡相同。其中它們之間大的不同就是對(duì)于超線程（Hyper-Threading）技術(shù)的支持。Pentium D不支持超線程技術(shù)，而Pentium Extreme Edition則沒(méi)有這方面的限制。在打開(kāi)超線程技術(shù)的情況下，雙核心Pentium Extreme Edition處理器能夠模擬出另外兩個(gè)邏輯處理器，可以被系統(tǒng)認(rèn)成四核心系統(tǒng)。

Pentium EE系列都采用三位數(shù)字的方式來(lái)標(biāo)注，形式是Pentium EE8xx或9xx，例如Pentium EE840等等，數(shù)字越大就表示規(guī)格越高或支持的特性越多。

Pentium EE 8x0：表示這是Smithfield核心、每核心1MB二級(jí)緩存、800MHzFSB的產(chǎn)品，其與Pentium D 8x0系列的區(qū)別僅僅只是增加了對(duì)超線程技術(shù)的支持，除此之外其它的技術(shù)特性和參數(shù)都*相同。

Pentium EE 9x5：表示這是Presler核心、每核心2MB二級(jí)緩存、1066MHzFSB的產(chǎn)品，其與Pentium D 9x0系列的區(qū)別只是增加了對(duì)超線程技術(shù)的支持以及將前端總線提高到1066MHzFSB，除此之外其它的技術(shù)特性和參數(shù)都*相同。

單核心的Pentium 4、Pentium 4 EE、Celeron D以及雙核心的Pentium D和Pentium EE等CPU采用LGA775封裝。與以前的Socket 478接口CPU不同，LGA 775接口CPU的底部沒(méi)有傳統(tǒng)的針腳，而代之以775個(gè)觸點(diǎn)，即并非針腳式而是觸點(diǎn)式，通過(guò)與對(duì)應(yīng)的LGA 775插槽內(nèi)的775根觸針接觸來(lái)傳輸信號(hào)。LGA 775接口不僅能夠有效提升處理器的信號(hào)強(qiáng)度、提升處理器頻率，同時(shí)也可以提高處理器生產(chǎn)的良品率、降低生產(chǎn)成本。

第6階段

第6階段（2005年至今）是酷睿（core）系列微處理器時(shí)代，通常稱為第6代。“酷?！笔且豢罟?jié)能的新型微架構(gòu)，設(shè)計(jì)的出發(fā)點(diǎn)是提供卓然出眾的性能和能效，提高每瓦特性能，也就是所謂的能效比。早期的酷睿是基于筆記本處理器的。 酷睿2：英文名稱為Core 2 Duo，是英特爾在2006年推出的新一代基于Core微架構(gòu)的產(chǎn)品體系統(tǒng)稱。于2006年7月27日發(fā)布?？犷?是一個(gè)跨平臺(tái)的構(gòu)架體系，包括服務(wù)器版、桌面版、移動(dòng)版三大領(lǐng)域。其中，服務(wù)器版的開(kāi)發(fā)代號(hào)為Woodcrest，桌面版的開(kāi)發(fā)代號(hào)為Conroe，移動(dòng)版的開(kāi)發(fā)代號(hào)為Merom。

酷睿2處理器的Core微架構(gòu)是Intel的以色列設(shè)計(jì)團(tuán)隊(duì)在Yonah微架構(gòu)基礎(chǔ)之上改進(jìn)而來(lái)的新一代英特爾架構(gòu)。顯著的變化在于在各個(gè)關(guān)鍵部分進(jìn)行強(qiáng)化。為了提高兩個(gè)核心的內(nèi)部數(shù)據(jù)交換效率采取共享式二級(jí)緩存設(shè)計(jì)，2個(gè)核心共享高達(dá)4MB的二級(jí)緩存。

繼LGA775接口之后，Intel首先推出了LGA1366平臺(tái)，定位旗艦系列。首顆采用LGA 1366接口的處理器代號(hào)為Bloomfield，采用經(jīng)改良的Nehalem核心，基于45納米制程及原生四核心設(shè)計(jì)，內(nèi)建8-12MB三級(jí)緩存。LGA1366平臺(tái)再次引入了Intel超線程技術(shù)，同時(shí)QPI總線技術(shù)取代了由Pentium 4時(shí)代沿用至今的前端總線設(shè)計(jì)。重要的是LGA1366平臺(tái)是支持三通道內(nèi)存設(shè)計(jì)的平臺(tái)，在實(shí)際的效能方面有了更大的提升，這也是LGA1366旗艦平臺(tái)與其他平臺(tái)定位上的一個(gè)主要區(qū)別。

作為旗艦的代表，早期LGA1366接口的處理器主要包括45nm Bloomfield核心酷睿i7四核處理器。隨著Intel在2010年邁入32nm工藝制程，旗艦的代表被酷睿i7-980X處理器取代，全新的32nm工藝解決六核心技術(shù)，擁有*的性能表現(xiàn)。對(duì)于準(zhǔn)備組建平臺(tái)的用戶而言，LGA1366依然占據(jù)著市場(chǎng)，酷睿i7-980X以及酷睿i7-950依舊是不錯(cuò)的選擇。

Core i5是一款基于Nehalem架構(gòu)的四核處理器，采用整合內(nèi)存控制器，三級(jí)緩存模式，L3達(dá)到8MB，支持Turbo Boost等技術(shù)的新處理器電腦配置。它和Core i7（Bloomfield）的主要區(qū)別在于總線不采用QPI，采用的是成熟的DMI（Direct Media Interface），并且只支持雙通道的DDR3內(nèi)存。結(jié)構(gòu)上它用的是LGA1156 接口，i5有睿頻技術(shù)，可以在一定情況下超頻。LGA1156接口的處理器涵蓋了從入門到的不同用戶，32nm工藝制程帶來(lái)了更低的功耗和更出色的性能。主流級(jí)別的代表有酷睿i5-650/760，中的代表有酷睿i7-870/870K等。我們可以明顯的看出Intel在產(chǎn)品命名上的定位區(qū)分。但是整體來(lái)看中LGA1156處理器比低端入門更值得選購(gòu)，面對(duì)AMD的低價(jià)策略，Intel酷睿i3系列處理器*無(wú)法在性價(jià)比上與之匹敵。而LGA1156中產(chǎn)品在性能上表現(xiàn)更加搶眼。

Core i3可看作是Core i5的進(jìn)一步精簡(jiǎn)版（或閹割版），將有32nm工藝版本（研發(fā)代號(hào)為Clarkdale，基于Westmere架構(gòu)）這種版本。Core i3大的特點(diǎn)是整合GPU（圖形處理器），也就是說(shuō)Core i3將由CPU+GPU兩個(gè)核心封裝而成。由于整合的GPU性能有限，用戶想獲得更好的3D性能，可以外加顯卡。值得注意的是，即使是Clarkdale，顯示核心部分的制作工藝仍會(huì)是45nm。i3 i5 區(qū)別大之處是 i3沒(méi)有睿頻技術(shù)。代表有酷睿i3-530/540。

2010年6月，Intel再次發(fā)布革命性的處理器——第二代Core i3/i5/i7。第二代Core i3/i5/i7隸屬于第二代智能酷睿家族，全部基于全新的Sandy Bridge微架構(gòu)，相比代產(chǎn)品主要帶來(lái)五點(diǎn)重要革新：1、采用全新32nm的Sandy Bridge微架構(gòu)，更低功耗、更強(qiáng)性能。2、內(nèi)置高性能GPU（核芯顯卡），視頻編碼、圖形性能更強(qiáng)。 3、睿頻加速技術(shù)2.0，更智能、更能。4、引入全新環(huán)形架構(gòu)，帶來(lái)更高帶寬與更低延遲。5、全新的AVX、AES指令集，加強(qiáng)浮點(diǎn)運(yùn)算與加密解密運(yùn)算。

SNB（Sandy Bridge）是英特爾在2011年初發(fā)布的新一代處理器微架構(gòu)，這一構(gòu)架的大意義莫過(guò)于重新定義了“整合平臺(tái)”的概念，與處理器“無(wú)縫融合”的“核芯顯卡”終結(jié)了“集成顯卡”的時(shí)代。這一創(chuàng)舉得益于全新的32nm制造工藝。由于Sandy Bridge 構(gòu)架下的處理器采用了比之前的45nm工藝更加*的32nm制造工藝，理論上實(shí)現(xiàn)了CPU功耗的進(jìn)一步降低，及其電路尺寸和性能的顯著優(yōu)化，這就為將整合圖形核心（核芯顯卡）與CPU封裝在同一塊基板上創(chuàng)造了有利條件。此外，第二代酷睿還加入了全新的高清視頻處理單元。視頻轉(zhuǎn)解碼速度的高與低跟處理器是有直接關(guān)系的，由于高清視頻處理單元的加入，新一代酷睿處理器的視頻處理時(shí)間比老款處理器至少提升了30%。新一代Sandy Bridge處理器采用全新LGA1155接口設(shè)計(jì)，并且無(wú)法與LGA1156接口兼容。Sandy Bridge是將取代Nehalem的一種新的微架構(gòu)，不過(guò)仍將采用32nm工藝制程。比較吸引人的一點(diǎn)是這次Intel不再是將CPU核心與GPU核心用“膠水”粘在一起，而是將兩者真正做到了一個(gè)核心里。

在2012年4月24日下午北京天文館，intel正式發(fā)布了Ivy Bridge（IVB）處理器。22nm Ivy Bridge會(huì)將執(zhí)行單元的數(shù)量翻一番，達(dá)到多24個(gè)，自然會(huì)帶來(lái)性能上的進(jìn)一步躍進(jìn)。Ivy Bridge會(huì)加入對(duì)DX11的支持的集成顯卡。另外新加入的XHCI USB 3.0控制器則共享其中四條通道，從而提供多四個(gè)USB 3.0，從而支持原生USB3.0。cpu的制作采用3D晶體管技術(shù)，CPU耗電量會(huì)減少一半。采用22nm工藝制程的Ivy Bridge架構(gòu)產(chǎn)品將延續(xù)LGA1155平臺(tái)的壽命，因此對(duì)于打算購(gòu)買LGA1155平臺(tái)的用戶來(lái)說(shuō)，起碼一年之內(nèi)不用擔(dān)心接口升級(jí)的問(wèn)題了?！　?/p>

　　2013年6月4日intel 發(fā)表四代CPU“Haswell”，第四代CPU腳位（CPU接槽）稱為Intel LGA1150，主機(jī)板名稱為Z87、H87、Q87等8系列晶片組，Z87為超頻玩家及高階客群，H87為中低階一般等級(jí)，Q87為企業(yè)用。Haswell CPU 將會(huì)用于筆記型電腦、桌上型CEO套裝電腦以及 DIY零組件CPU，陸續(xù)替換現(xiàn)行的第三世代Ivy Bridge。